z新的ESD（ElectroStaticDischarge）静电介绍及其标准下载(见本文后面）
ESD综述
在 1970年代后期，ESD 成为电子行业的一个问题。来自人的低阈值水平 ESD事件导致设备故障和产量损失。随着业界了解到这一现象，设备设计改进和工艺变更都进行了改进，以使设备更加稳健，并使工艺更有能力处理这些设备。
在 1980 年代和 1990年代初期，设备工程师在经历了学习曲线之后，能够创建能够承受更高水平 ESD 应力的保护结构，从而使设备对 ESD事件不那么敏感。设备工程师和电路设计人员都能够确定关键技术参数和设计技术，帮助他们开发出更强大的设备。然而，在 1990年代中后期，对提高性能的要求（在 1 GHz 及更高频率下运行的设备）和设备上电路密度的增加（摩尔定律）导致传统 ESD保护电路出现问题。这些技术不断向低于 100 nm 的特征尺寸扩展，以实现更高的密度和性能，这加剧了这种情况。随着采用亚 50纳米技术的 IC 芯片的出现，情况变得更糟，这些芯片正在迅速投入生产。随着对高速互联网操作的需求，大型、高引脚数（> 1000个引脚）、包含高速 SerDes (HSS) 输入/输出 (IO) 的封装设备需要以每秒 10-15 吉比特 (Gbps)的速度运行), 介绍。这些 IO 在 22 nm 和 18 nm 技术节点上达到了 20-30 Gbps，而随着当今先进的 10 nm和 7 nm 技术节点，56 Gbps 到 112 Gbps 的 HSS IO 更为普遍。因此，必须调整人体模型 (HBM)和带电设备模型 (CDM) 目标水平以适应这些新的 IO 性能水平。
我们世界的无线连接推动了射频(RF) 应用的增加以及更高的带宽要求。在移动领域，4G LTE 使用的频段高达 5.8 GHz。随着毫米波 5G 技术的引入，FCC分配的频段进入 28 GHz 至 60 GHz 范围。对于这些 RF 应用，ESD保护必须与性能平衡，因为这些较高的频率无法承受信号节点上的额外电容负载。内置于 RF 引脚的任何 ESD稳健性通常与应用的匹配网络共同设计。这几乎总是导致 HBM 和 CDM 耐受电压降低。预计随着电路性能的提高将优先于 ESD保护级别，这些趋势将继续下去。对于未来的设备认证，HBM 和 CDM 要求需要了解这些技术趋势。