主营产品：微控制器芯片，电源管理ic，存储器芯片，微芯微控制器，微芯微处理器
不是设计来做密集乘法任务的，是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处理器使用专门的硬件来实现单周期乘法。处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果的额外来避免溢出。为了充分体现专门的乘法-累加硬件的好处，几乎所有的DSP的指令集都包含有显式的MAC指令。传统上，GPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘法会发生4次存储器访问，用掉至少四个指令周期。大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。有两组总线连接到处理器核，允许对它们进行访问。这种安排将处理器存储器的带宽加倍，更重要的是为处理器核提供数据与指令。在这种布局下，得以实现单周期的MAC指令。典型的高性能GPP实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。从逻辑上说，两者还是有重要的区别。GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以指定也可能根本不知道）。DSP使用多个片内存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必须保证处理器能够有效地使用其双总线。
